目前分類：技術展望 (9)

瀏覽方式： 標題列表 簡短摘要

 

 

美光科技正式揭幕位於台中的DRAM後段封裝與測試廠，象徵在台垂直整合前段晶圓製造以及後段組裝與測試佈局完成。美光並強調，台灣已是美光最大的DRAM製造基地...

美光科技(MicronTechnology)正式揭幕位於台中的DRAM後段封裝與測試廠，不僅象徵在台DRAM卓越中心的佈局完成，同時垂直整合位於桃園和台中的前段晶圓製造以及後段組裝與測試。美光科技總裁兼執行長Sanjay Mehrotra並強調，台灣已經成為美光最大的DRAM製造基地。

美光科技在台新落成的台中後段封測廠及DRAM卓越中心總投資金額估計高達新台幣500億元，預計將創造500到1,000個就業機會。美光科技總裁兼執行長Sanjay Mehrotra表示，美光科技已是台灣最大的外資與外商雇主，如今隨著台中DRAM後段封測廠的開幕，將使其在台員工數增加達到7,000人以上，同時也象徵美光持續致力於台灣半導體生態系統的長期承諾。

台中DRAM後段封測廠將著重於3D IC、TSV等高價值的產品封裝，未來並將持續提升品質與工程能力，增加更多其他高價值產品的封裝。

Micron Backend integration美光在台灣的DRAM後段封測廠啟用，完成DRAM卓越中心佈局

Mehrotra看好DRAM市場長期結構穩健，供需平衡。從需求面來看，DRAM市場日趨多元化，主要的需求推動力道來自於PC、行動、繪圖以及伺服器與雲端運算等領域。而在供應面，隨著業界廠商對於新技術轉型的投入日益困難，加上資本集中，執行力度越來越具有挑戰性。但他預計今年DRAM供應約有20%的成長，從整體來看，供需大致上仍能保持均衡。

針對近來中美貿易戰升溫，是否會對記憶體供應鏈發展造成影響？Mehrotra表示，從全球供應鏈的角度來看，目前首當其衝的是DRAM模組。「DRAM模組是DRAM封裝測試的最後組裝階段，成為供應鏈中最受影響的部份。」為此，美光將因應加徵關稅需求，相應地調整在台灣和全球的封測組裝廠，協助客戶因應關稅衝擊。

至於DRAM晶圓製造則不受影響或增加產量。他強調，「台灣(包括桃園和台中廠)已經是美光最大的DRAM製造廠。美光的DRAM需求主要來自日本，但由於在中國沒有DRAM製造廠，因此在DRAM晶圓製造方面不至於受到影響。」儘管並未規劃增加晶圓產量，但美光科技將持續投入技術開發與升級，以提高記憶體單元的成長。

針對製程技術規劃，美光科技預計每年將引進一代新製程，目前桃園廠與台中廠已在量產1x製程，桃園廠今年引進了1y製程，預計明年量產，台中廠將在明年引進1z製程，預計2020年之後量產。

文章標籤
半導體產業 封測

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top
 
目前台積電2018年7奈米主力客戶為蘋果，華為海思訂單則是自第4季開始放量。符世旻攝

搶在台積電法說會前，三星電子(Samsung Electronics)再次宣布採用極紫外光(EUV)技術的7奈米LPP製程已研發完成，進入商用化階段，效能、功耗大幅提升，亦為全球半導體製造技術帶來巨大變革。然而，台積電18日釋出7奈米製程最新成果，全面完勝三星，7奈米製程至2018年底將有逾50個設計定案(Tape out)，而再加上7奈米EUV製程，估計至2019年底將超過100個，當中主力客戶除蘋果、華為外，助力台積電營收將明顯成長的客戶還有回歸的高通(Qualcomm)，也就是幾乎通吃高階手機晶片代工大單，再加上來自NVIDIA、超微(AMD)、賽靈思及AI晶片業者下單，台積電7奈米以下先進製程可望逐步拉開與三星差距。

隨著全球第二大晶圓代工廠Globalfoundries(GF)宣布暫緩百億美元的7奈米FinFET計畫，也使得7奈米以下先進製程晶圓代工大戰確定是台積電、三星爭霸局面，而苦陷14奈米、10奈米製程轉換不順衝擊，無暇顧及代工訂單領域的英特爾(Intel)，近日已準備將旗下技術暨製造事業群(Technology and Manufacturing Group)一拆為三，市場盛傳將退場，也就是晶圓代工競況已完全分切為台積電壓制三星的先進製程大戰，以及GF、聯電、世界先進，以及大陸三雄中芯、華虹及華力微電子捉對廝殺情勢。

點擊圖片放大觀看

點擊圖片放大觀看

點擊圖片放大觀看

 

近年半導體所面臨的挑戰，就是先進製程技術成本不斷拉高，技術障礙更為艱難跨越，台積電總裁魏哲家先前更直言：「晶圓代工產業資本競賽愈演愈烈，7奈米製程已見高下，台積電2019年將是首家真正量產7奈米EUV製程的業者，5奈米更將只有1~2家業者有能力持續前進。」半導體業者就表示，台積電搶先進入7奈米製程世代，技術、服務與良率不斷強化，其領先優勢由其客戶不斷擴增顯見，而為超車台積電，三星直接決定進入7奈米EUV世代，但目前來看，並無客戶捧場，且EUV技術與良率拉升難度相當高，欲吸引一線客戶如高通、蘋果冒險轉單，即便是採用殺價策略，搶單機率並不高。

半導體業者指出，台積電擁有晶圓代工、封裝與完整平台生態鏈合作的一條龍服務，接單實力已遠高於三星，且台積電專注晶圓代工，獲得蘋果、華為高度信任，而這是擁有手機品牌的三星難以相比。

相較三星近日宣布採用EUV技術的7奈米LPP製程已研發完成，已進入商用化階段，台積電則是展現7奈米實際成果，7奈米製程至2018年底將有逾50個Tape out，而再加上7奈米EUV製程，估計至2019年底將超過100個，預計在2018年第4季7奈米製程比重可望突破2成，全年7奈米製程比重將達1成，而2019年7奈米需求更是強勁，比重將遠高於2成，當中會有少部分7奈EUV製程，營收與獲利貢獻相當可期。

當中值得注意的是，由台積電展望進一步觀察，蘋果2019年A13晶片仍由台積電通吃，但應會持續採用7奈米製程。半導體業者則認為，主要是目前EUV技術還是有不少問題待克服，良率是一大問題，一線客戶大多不會冒險搶進，且屆時7奈米製程良率也進一步提升，成本持續降低。

據了解，目前台積電2018年7奈米主力客戶為蘋果，華為海思訂單則是自第4季開始放量，加上回歸的高通，擁有小米、Oppo、Vivo等手機大廠訂單，台積電2019年高階手機晶片代工訂單成長可期，此外，還有來自NVIDIA、超微、賽靈思及AI晶片業者下單，台積電7奈米以下先進製程可望逐步拉開與三星差距。而在2019年營收成長動能方面，除蘋果訂單穩健外，華為、高通與超微等挹注明顯提升。

近期ASML也釋出EUV設備銷售量，2018年預計總共出貨18台，2019年預估至30台。目前EUV設備客戶也只有三星、台積電及英特爾。

其他製程計畫方面，目前28奈米產能利用率較低，台積電已積極開發22奈米以補足需求，現有16與12奈米製程產能利用率相當高，而以16奈米製程為主的大陸南京廠，2個廠區月產能是4萬片，目前月產能為1萬片，預計至2019年可實現月產能2萬片。

而中科晶圓15廠P5、P6及P7是7奈米與10奈米製程的生產基地，2017年已完成10奈米量產，目前製程機台已慢慢轉換至7奈米，2018年7奈米量產會是營運重點，P7廠區會在2019年完工，加入7奈米生產行列；位於南科的晶圓18廠是5奈米製程生產基地，預計2019年導入機台，2020年進行晶圓量產。

另一方面，對於半導體市況，台積電則認為，近期半導體產業出現反轉情勢，主要還是來自記憶體需求趨緩，台積電對晶圓代工後市仍相當樂觀，8吋廠需求仍暢旺，未見訂單鬆動狀況。魏哲家預估，2018年不計記憶體的半導體產業將成長5~7%，晶圓代工產業將成長6~7%。

另對於美中貿易戰影響，台積電表示，目前並未有影響，第4波名單尚未生效，對半導體影響仍不明，台積電客戶遍及全球及各領域，影響層面相對較小，目前大陸客戶需求仍相當穩定。

文章標籤
晶圓

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top

中芯國際將於深圳興建中國華南地區的第一條12吋晶圓生產線。

中國晶圓代工業者中芯國際(SMIC)日前宣佈，將於深圳興建中國華南地區的第一條12吋晶圓生產線，以主流成熟製程節點為產品方向，預計2016年底開工、2017年底投產；該廠所需相關二手設備已經採購完成，未來將依據客戶需求擴充產能，目標是每月4萬片晶圓。

根據中芯國際發佈的新聞資料，該公司的深圳12吋晶圓生產線計畫，是為了因應市場在物聯網(IoT)時代對IC的大規模需求；該生產線將增設於中芯國際深圳廠區的現有廠房──該廠房於2014年12月興建完成，位於深圳市坪山新區，目前月產能3萬片晶圓。

在新聞聲明中，中芯國際董事長周子學表示，深圳是中國最大的電子資訊產業基地，聚集數百家IC設計公司、系統整機及設備企業，該公司在深圳有一條運營良好的8吋晶圓生產線，啟動12吋生產線將進一步完善中芯國際的產能佈局，同時讓深圳IC產業鏈進一步發展。

近幾年來中國半導體產業的營收成長表現已經超越了晶片消耗量成長率以及全球晶片市場成長率，根據管理顧問機構PwC的統計資料，2014年中國晶片產業成長率為17.5%、創下773億美元的營收紀錄。從2004年到2014的十年之間，中國半導體產業複合年平均成長率(CAGR)為20.5%，同時間中國市場晶片消耗量CAGR為16.7%，而全球晶片產業的CAGR則為4.7%。

20161104 Chinafab NT02P1

中國政府為了扶植本土半導體產業、降低對進口半導體元件的依賴，為當地晶片業者提供了鉅額的補助金與其他優惠政策。中國目前有5座12吋晶圓廠，分別位於北京、上海、大連與武漢，其中有兩座為中芯國際所有；還有兩座以上的12吋廠目前仍在上海、廈門等地建設中，或是仍在準備量產。

編譯：Judith Cheng

(參考原文： SMIC to Build South China’s First 12-Inch Fab，by Alan Patterson)

 
文章標籤
晶圓 半導體產業

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top

聯電(2303)執行長顏博文表示，預期第四季營收將與第三季持平；公司轉投資位於大陸廈門的Fab 12X晶圓廠將在第四季量產，切入大陸半導體供應鏈，並為台廠第一家在大陸量產12吋之晶圓廠。

聯電預期第四季晶圓出貨將季增約5%，淡季不淡，惟平均銷售價格下跌約5%，整體營收大致與上季持平。單季毛利率預估約為21~23%，平均產能利用率約為90%。今年的資本支出為22億美元。

 

聯電宣布，共同合資的大陸廈門12吋晶圓廠將在第四季量產，提供40/55奈米晶圓專工服務，將是聯電切入大陸高快速成長的半導體供應鏈並掌握新市場商機的重要里程碑。Fab 12X晶圓廠的地理位置能達到客戶對分散12吋晶圓產能的需求，聯電預期廈門12吋廠的成功量產，將強化公司在全球半導體產業的地位。Fab 12X 將繼續採用與聯電全球晶圓廠一致的永續製造規章與標準，持續建立產業規範來減緩全球暖化、推動資源保護與節能。

文章標籤
晶圓 半導體產業

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top

智原行銷暨投資副總于德洵表示，物聯網應用建構過程中，效能常受制低功耗技術，透過聯電 55 奈米超低功耗技術及智原 PowerSlash IP 加速模式 (Turbo Mode) 功能，為物聯網應用兼顧省電與絕佳效能。

智原 PowerSlash IP 包含多重臨界電壓元件庫、記憶體編譯器和電源管理元件，利用聯電 55ULP 的優勢在 0.81V 至 1.32V 廣域電壓下運作，此外新加速模式功能可有效調升性能曲線，幫助 MCU 核心在達 2 倍效能，在相同額定時脈下減少約 40% 動態功耗。

聯電矽智財研發暨設計支援處資深處長莫亞楠表示，物聯網晶片設計對有效節能方案有高度需求，聯電 55 奈米技術平台結合完整矽智財方案，可支援物聯網產品不間斷低功耗要求，藉由智原在聯電的 55ULP 平台上發表的 PowerSlash IP，可協助提供物聯網產品的獨特需求。

PowerSlash IP 結合智原的低功耗設計系統、系統單晶片超低功耗控制元件與 FIE3200 FPGA 平台，可使用在低功耗積體電路的前端設計或後端開發階段。

文章標籤
晶圓 IC 設計

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top

2016-09-07 14:29 聯合晚報 記者張家瑋／台北報導

 

台積電（2330）總經理暨共同執行長劉德音今天在國際半導體展論壇中指出，未來台積電持續看好智慧型手機、高效能運算、物聯網及車用電子對未來半導體成長貢獻，其中智慧型手機至2020年對台積電貢獻高達50%，今年第4季與第3季相比，狀況不會太差，全年維持營收成長5%至10%目標不變。

對於目前全球瘋寶可夢熱潮，對產業界是否可以創造出商機，劉德音指出，現在寶可夢無法創造新商機在手機上，未來在虛擬與實境相結合才會創造更大應用商機出來。對於下半年手機市場景氣，他認為上半年第1季原本外界看法保守，但下半年則逐漸恢復正常，目前智慧型手機供需狀況正常，預期第4季狀況會優於第3季。

台積電持續看好未來智慧型手機對半導體成長貢獻，劉德音表示，主要因手機需求成長將來自於手機數量及晶片價值的成長，預期未來手機銷售維持個位數成長，此外，中高階智慧型手機晶片價值在雙位數成長，而低階智慧型手機晶片價值持平。而手機晶片價值增加主要源自於新增創新應用，像是雙鏡頭、生物辨識功能、虛擬實境及產品演進到4G+及5G均增加晶片需求。

對於台積電7奈米先進製程進度，劉德音表示，7奈米在PPA及進展時程均領先競爭對手，兩個應用平台高階智慧型手機及高效運算晶片客戶都積極採用台積電7奈米先進製程技術，因為客戶有市場需求，因此，相當積極設計定案計畫，預計在2017年上半年可完成，然後於2018年第1季進入量產。

另外，半導體產業大老將會見蔡英文總統，台積電是否也有對政府建言，劉德音表示，當天參與產業界人士應該就會表達出業界心聲。

文章標籤
晶圓

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top
  • 21小時前
  • Rick Merritt
 

Intel持續強化其半導體製程技術能力，並透過剛起步的晶圓代工業務充分參與手機市場。

英特爾(Intel)透露，其10奈米製程性能可望超越其他晶圓代工廠，並將為包括樂金電子(LG Electronics)在內的廠商生產ARM核心手機晶片；為此Intel與ARM的Artisan實體層IP部門合作，推出採用ARM的64位元核心之10奈米製程參考設計。

上述新訊息是Intel在近日於美國舊金山舉行的該公司年度技術論壇IDF (Intel Developer Forum)期間發佈，顯示這家處理器巨擘正持續強化其半導體製程技術能力，並凸顯了該公司需要透過剛起步的晶圓代工業務來充分參與手機市場。

此外中國晶片設計業者展訊(Spreadtum)將以Intel目前的14奈米製程生產手機晶片。還有Intel的14奈米Stratix 10系列FPGA元件將於下一季開始提供樣品；該元件採用創新的封裝技術，號稱能提供比現有2.5D技術更低的成本。

Intel的10奈米製程節點仍在開發階段，將可達到54奈米的閘極間距(gate pitch)；Intel製造部門資深院士Mark Bohr表示：「這會是數年來所有半導體業者可量產之技術中，閘極間距最緊密的；」他指出，Intel的10奈米與7奈米製程將繼續朝向提供更高密度晶片以及更低電晶體單位成本的趨勢發展。

Bohr補充，儘管晶圓成本隨著製程步驟以及光罩層數增加而持續提升：「摩爾定律(Moore’s law)仍然活躍，電晶體成本也持續下降，至少在Intel這裡是這樣。」

20160817 Intel NT02P1

Intel表示其10奈米製程的電晶體閘極間距比同業領先兩年
（來源：Intel）

市場研究機構VLSI Research 總經理G. Dan Hutcheson 表示，Intel僅兩歲半的晶圓代工業務一路走來十分低調，看起來甚至像是已經退出了，但藉由新公佈的合作案，Intel已經準備好為採用ARM架構的Android手機以及物聯網(IoT)裝置生產晶片：「很多物聯網裝置都會是採用ARM架構。」

Intel的14奈米與10奈米製程節點，預期將提供比以往都緊密的邏輯區域以及更低的電晶體成本，但Bohr表示，有鑑於晶圓片成本以及製程複雜度不斷提高，各個世代節點之間的時間差距仍將維持在2~2.5年。

他指出：「我們正投資更多心力在衍生技術上，好讓這些非常昂貴的製程節點能有更多的應用、延長它們的生命週期；而在二十年前，我們會是在某個製程節點量產兩年之後就讓它功成身退；」因此Intel已經準備好開始生產下一代的14+節點晶片，性能可望提升12%；至於其10奈米製程節點，預期將會有10+、10++等衍生技術，但Bohr婉拒透露更多細節。

20160817 Intel NT02P220160817 Intel NT02P3

Intel預期在10奈米節點提供最緊密的邏輯電晶體區域，並一直到7奈米節點持續降低電晶體成本

EUV微影與EMIB封裝技術

Intel的10奈米節點仍將只使用浸潤式微影(immersion lithography)技術，而Bohr表示，開發中的7奈米製程節點：「一開始將會以採用全浸潤式微影來設計，不過一旦EUV工具正常運作時間達到九成以上、產能也更高，我們會很樂意將部份層數改為EUV，以減少光罩數量；」而對於EUV的量產，他表示有「合理的信心」，但很難說會是在一年之內或是還要三年。

VLSI Research的Hutcheson表示，儘管有台積電(TSMC)等同業緊追在後，Intel在10奈米節點仍維持領先地位：「Intel的微影技術是只要能取得工具，馬上就能做──他們的光罩廠(mask shop)無人能及。」

Intel在封裝領域似乎也因為其一年多前發表的嵌入式多晶片互連橋接技術(embedded multi-die interconnect bridge，EMIB)而擁有成本優勢；該公司FPGA事業群(即過去的Altera)總經理在IDF上展示了以EMIB連結4個外部Serdes的Stratix 10元件。

EMIB以無須完整矽中介層(silicon interposer)的方式連結並排的裸晶，可因此降低成本並超越光罩極限擴展元件規模；而Intel晶圓代工事業群另一位主管Zane Ball表示，EMIB製程也很容易生產，未來的Stratix產品將採用EMIB連結記憶體以及類比元件，搭配14奈米與10奈米的晶片。

對此Hutcheson表示，與Xilinx等競爭對手採用的矽中介層方案相較，EMIB技術顯然能以更低的成本達到相同的性能；而晶圓代工業者在封裝技術上的較勁也越來越激烈。

20160817 Intel NT02P4

Stratix 10將是首款採用EMIB技術的元件

Ball表示，Intel的晶圓代工業務將專注於兩個關鍵市場：網路基礎建設與手機：「手機應用是晶圓代工市場的最大宗。」

這樣的決策對Intel來說是合理的，為了尋求大量設計填滿其晶圓廠產能；不過對軍事航太晶片設計業者來說可能會感到失望，這些廠商正抱怨失去了IBM那樣在進行國防專案時的可信任夥伴，卻又不容易取得Intel節點的相關資訊。

Intel的14奈米節點已經生產了Achronix的FPGA以及Netronome網路處理器，其Serdes技術包括56Gbit/second的PAM-4功能區塊，也能提供晶圓代工客戶。Intel的晶圓代工部門在一年前經歷管理層變動；而今年稍早Intel則決定放棄手機應用處理器業務。

編譯：Judith Cheng

(參考原文： Intel Grabs ARM for 10nm Foundry，by Rick Merritt)

文章標籤
I設計

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top

台積電、英特爾、三星比一比 圖／經濟日報提供

台積電、英特爾、三星比一比 圖／經濟日報提供

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top

2016/08/03 14:24 時報資訊

 

【時報記者沈培華台北報導】聯電 (2303) 今(3日)與ASIC設計服務暨IP研發銷售廠商智原科技，共同發表智原於聯電28奈米HPCU製程的可程式設計12.5Gbps SerDes PHY IP方案。此次智原成功推出的 SerDes PHY，為聯電28奈米High-K / Metal Gate後閘極技術制程平台中一系列高速I/O解決方案的第一步。

藉由採用涵蓋1.25Gbps到12.5Gbps的可程式設計架構技術，此SerDes PHY能夠支援10G/1G xPON被動光纖網路通訊設備。結合不同的PCS物理編碼子層電路，便可以支援SGMII、XAUI、QSGMII、USB3.1、PCIe 3.0、NVM Express、SATA 3等介面標準。透過智原SerDes PHY的高度整合彈性，客戶能夠在28 HPCU平台縮短SoC設計周期，且滿足從商用等級高效能配備到穿戴裝置低功耗的應用需求。

智原科技營運長林世欽表示，隨著高階制程的演進，系統單晶片（SoC）的整合複雜度不斷地提升，為了支持低功耗的各種高速介面傳輸標準，高速SerDes元件成為影響SoC系統效能的關鍵電路設計技術。28奈米High-K / Metal Gate為主流的先進製程技術，智原有信心能結合聯電28 HPC U制程的優勢，為客戶帶來更多高性價比的高速I/O解決方案。

聯電矽智財研發暨設計支持處資深副總經理簡山傑表示，智原是聯電長期合作的IP供應商。這次將智原的可程式設計SerDes IP納入28 HPC U平台資源，說明客戶擴展更高階的產品市場，期望與智原持續合作，研發更多具發展潛力的SerDes解決方案。

chuanpao0813 發表在 痞客邦 留言(0) 人氣()

▲top